台积电作为全球知名的晶圆厂供应商，其在硅光子学领域的研发和创新具有举足轻重的地位。近期，该公司终于在其2024年北美技术研讨会上披露了自身的3D光学引擎路线图，并计划为台积电制造的处理器提供高达12.8 Tbps的光连接。
这一技术将光连接直接带入封装，通过光代替铜线传输数据，实现了更快的传输速度和更低的功耗，对于推动数据中心和HPC领域的发展具有重要意义。
台积电的紧凑型通用光子引擎（COUPE）是硅光子学领域的重要成果之一。该技术采用台积电的SoIC-X封装技术，将电子集成电路（EIC）堆叠在光子集成电路（PIC）上，形成EIC-on-PIC结构。
这种结构可以在模对模接口处实现最低的阻抗，从而实现最高的能效。此外，COUPE还具备紧凑的集成设计、广泛的波长兼容性、高效的光电转换以及可扩展性和灵活性等特点，使得它能够支持多种光互联应用，并满足不同应用的需求。
台积电封装技术的主要特点之一，是能够在基础芯片上堆叠异构芯片，从而实现前所未有的集成度和性能水平。通过利用混合键合技术，台积电最大限度地提高了堆叠芯片的 I/O 功能，进一步增强了连接性和数据吞吐量。
目前，台积电的3D光学引擎已经进入开发阶段，未来将逐步提升传输速度并将光学连接更靠近处理器本身。
台积电的COUPE发展轨迹分为三个阶段，每个阶段都致力于提高传输速率和降低功耗：
台积电的第一代3D光学引擎（或COUPE），将集成到运行速度为1.6 Tbps的OSFP连接器（Octal Small Form Factor Pluggable）可插拔设备中。这一传输速率，远远超过了目前的铜以太网标准（最高可达800Gbps），强调了光互连对网络密集的计算集群的直接带宽优势，而且还提高了电源效率，解决了现代数据中心的两个关键问题。后续几代COUPE旨在进一步推动边界。
展望未来，第二代COUPE旨在将coos封装集成为带开关的共封装光学器件，从而将光互连提升到主板级别。这个版本的COUPE将支持高达6.40 Tbps的数据传输速率，与第一个版本相比，延迟减少了。
台积电的第三代COUPE运行在coos中间层上，预计将实现进一步的改进提升，将传输速率提高到12.8 Tbps，同时使光学连接更接近处理器本身。目前，COUPE -on- coos正处于“探路”阶段，台积电并没有设定明确的发布时间框架。台积电表示，正在考虑进一步降低其功耗和延迟。
光连接，特别是硅光子学，在数据中心连接领域展现出了巨大的潜力和优势。随着数据传输需求的不断增长，传统的铜信号传输方式，已难以满足日益增长的带宽需求。而硅光子学通过光波进行数据传输，可以实现更高的传输速度和更低的功耗，为数据中心和高性能计算应用提供了理想的解决方案。
台积电最新的举措恰恰表明，它将战略重心转向了硅光电子市场，这表明竞争格局发生了重大转变。
此前，硅光电子市场由GlobalFoundries等公司主导。但通过部署3D光学引擎，台积电不仅进入了关键的数据中心连接领域，而且还计划大幅降低硅光子技术的功耗。这可能会对未来的芯片设计产生重大影响，特别是在通信正成为重大瓶颈的人工智能工作负载领域。
台积电业务发展副总裁Kevin Zhang表示：“随着我们将更多的计算能力引入大规模封装，数据传输成为一个挑战，但我们发现自己经常受到I/O供应商的限制。在台积电，我们花了很多很多年研究硅光子学。未来，我们有能力使硅光子学接近开关元件，以创建非常节能的高速信号，以满足未来的计算需求。”
目前，台积电正与Ansys、Synopsys和Cadence合作，开发其硅光子集成系统能力。通过解决互连性、电源和可扩展性方面的关键挑战，台积电的创新方法有望释放现代计算架构的全部潜力。
它能否后来居上，在硅光领域占据一席之地？让我们拭目以待！