CMOS光子学工作原理
CMOS光子学采用标准集成电路设计过程，生产光学模块。高速调机器、波导管、光复用转换器都可被直接集成和复制在一个硅晶片中。采用工业标准CMOS设计工具（如：Cadence， Mentor Graphics等等），设计者能够像设计ASIC电路那样设计光电原理图、进行仿真、芯片布局、布线后仿真、生成图形数据系统(GDS)电路布局。
然后，采用标准CMOS制造工艺，由硅标准加工厂根据工艺要求加工这些光学芯片。如此一来，未来光学芯片设计就像当今ASIC集成电路设计一样高效可靠。
图三 CMOS光学电路设计
光电CMOS的必要性
将CMOS工艺运用到光学技术的优势在此已不必赘述。随着CMOS技术在光学领域的发展，一些大型的CMOS生产商可以将ASIC电路的工艺和设计工具运用到光学电路的设计中，将设计集成到周产量上百万的初级晶片中，这些初级晶片可带来数千亿美元的年收益。
为了开发更高的集成度、更小的产品封装和更低的能耗的产品，光学技术首次投资数十亿美金研发高速、高效的CMOS设计，实现不间断的工业传动。如今摩尔定律也成功的适用于光学创新，开创了新一代光学设计创新链。
CPAK和现有技术的比较
光线路卡的容量受到研发时技术能力的制约，其面板可容纳的光模块数目和技术的功率损耗都是需要考虑的因素。这些制约条件导致的结果就是，无论能提供多高的数据率，当代的光线路卡都无法满足容量的需求。
如下：
·增强型小型可拔插模块 (SFP+) 限48个端口，每个端口的功率为1W，一个功耗48W的收发器可以提供 480 Gbps的流量。
·C型可拔插模块 (CFP)提供100-Gbps流量，不过由于模块封装、功耗过大，导致他们不能大规模应用。CFP运用典型的双端口光线路卡，每个端口功率为24W，一个功率为48W的收发器可提供200 Gbps的流量。
CPAK是思科首个实现CMOS光电子技术的产品，改变了之前技术存在障碍的局面。CPAK的体积和功耗都不到CFP模块的三分之一（CPAK 100GBASE-LR4的功率事实上还不到5.5W).CPAK可支持10个以上100-Gbps 端口，保障拥有兆兆位容量线路卡的收发器功耗仅为55W 。功率48W，流量480 Gbps的 10-Gbps收发器提供的流量还不足CPAK的一半。
CPAK结合IEEE标准接口，允许光学接口和其他符合IEEE标准的模块兼容。这意味着服务提供者和数据中心可以达到前所未有的容量、规模和效率，保持在一个多厂商的环境中交叉协作的能力。
总结
全球范围内加速的流量需求带来了严峻的挑战，但它并不是不可逾越的。满足未来数据需求的关键在于新一代的光学互联技术。思科在抓紧满足这一行业需求，在光子学发展和生产的进程中开创了新纪元。
CMOS的设计和生产一直朝着更小巧、更快速、更高效的方向发展。基于标准的100-Gbps平台， 通过将CMOS工艺融入光学技术，思科可以帮助服务供应商和数据中心运营商降低成本和运行开支，满足未来的数据流量需求。
来源：OFweek光通讯网 编译：CLB
