芝能智芯出品
2025年第二季度，全球75家半导体与硬科技初创企业共计融资19亿美元。VC/PE资本的关注点正从传统逻辑工艺向更深层次的结构创新和制造范式转移。
在芯片架构、先进封装、光互连、功率器件、AI硬件乃至抗辐射技术等多个维度，新一轮“从0到1”的尝试正不断涌现，并催生新的产业范式。
摩尔定律逐渐式微后的多元探索，也为未来芯片系统的异构集成、高性能计算与极端环境应用奠定了基础，将围绕其中两个关键方向：一是新兴芯片架构与AI计算硬件的发展，二是先进制造与互连技术的进展，并结合关键企业案例进行细致剖析。
Part 1
芯片架构与AI硬件：
异构化、多物理体系并举
在传统逻辑芯片接近极限的背景下，一批初创公司正将芯片设计从CMOS逻辑延伸至超导逻辑、基于posits的计算架构乃至纯光学AI推理引擎。
其中，Snowcap Compute 的超导平台、Calligo 的posits协处理器和Lumai 的光处理器，代表了典型的技术分化趋势。
超导逻辑重构：Snowcap的约瑟夫森电路
Snowcap 使用基于约瑟夫森结的逻辑器件构建CPU、GPU和AI加速器，其特点在于极低的能耗（开关能耗可比当前晶体管低五个数量级）。更关键的是，该公司强调其工艺在标准ASIC制造线上即可实现，具备一定的产业落地可能性。
整个系统运行在4.5K的低温氦冷环境，Snowcap以兼容现有低温基础设施为前提，主攻量子-经典混合系统中的AI模块。
相较CMOS逻辑，超导逻辑在大规模并行计算场景下展现出天然优势，若能解决低温系统复杂度和互连瓶颈，有望在量子控制、科学模拟、HPC等特定场景中率先落地。
posits与RISC-V的耦合：Calligo重塑高精度AI计算
Calligo开发的基于RISC-V架构的8核SoC中嵌入专用posits协处理器。posits作为一种非IEEE 754浮点标准的替代方案，在数值稳定性、精度动态范围与内存利用率方面优于传统float32/64。
在机器学习、信号处理和HPC等需要大规模矩阵运算的领域中，其对硬件乘除运算单元提出了更高要求。
Calligo的思路是通过硬件级协处理器，避免通过软件模拟posits带来的性能瓶颈，其PCIe加速卡可作为当前GPU的协同单元进行部署，是典型的“架构创新+轻落地”的路径。
AI推理走向光学化：Lumai的空间光处理架构
Lumai 采用全光学方式进行矩阵乘法运算，通过在3D空间中传播的激光进行向量内积操作，避免了电光转换带来的瓶颈。这类处理器天然适用于大型语言模型和变换器结构的加速，尤其适合数据中心中的大规模并行推理。
其PCIe形式的模块集成了光学路径与数字控制逻辑，构成一套异构AI计算平台。虽然目前仍受限于光器件制备与稳定性，但其理论峰值能效和吞吐能力远超传统硅基AI芯片，代表了AI芯片光电融合趋势中的技术高点。
从架构到可重构性：EdgeCortix 的AI IP平台
EdgeCortix 聚焦于运行时可重构架构，通过在片上动态重新映射神经网络数据路径，提高带宽利用率和推理效率。
其Runtime Reconfigurable Dataflow引擎支持包括卷积神经网络和变换器模型，可自动适配Batch=1实时推理需求。
这种方法虽然仍依托CMOS制程，但在灵活性和能效上接近FPGA与ASIC的平衡点，特别适合边缘端AI芯片组的构建。
以上多个项目体现出芯片架构的多向度演进趋势，物理基础从传统CMOS扩展至超导、电光混合、模拟电路和特殊格式数学表示；计算模型从固定逻辑迈向可重构、异构并行处理。
这种底层创新极具挑战，但也孕育着摩尔定律终点后的产业新范式。在AI主导的应用需求牵引下，具有高能效、高吞吐、低时延和小型化优势的新架构成为资本重点下注对象。
Part 2
先进制造与封装互连：
从太空制造到光子互连
芯片制造环节正在经历一次由材料、工艺与环境共同驱动的范式变革。尤其在芯片间互连、极端环境兼容、3D结构集成和高精度切割方面，初创企业通过新材料、新工艺和制造环境引入正在打破传统制造的边界。
太空制造：Space Forge的低缺陷平台
Space Forge 提出在轨制造的概念，即利用太空中的真空、微重力、极端热差等环境条件制造高纯度半导体材料，太空制程下的晶体结构更完整，缺陷密度更低，有望显著提升芯片性能与寿命，同时降低能耗。
这种“离地”制程虽然技术风险与成本极高，但在航天电子、特种芯片等高端领域具有潜在突破可能，属于产业链中的“边缘创新”。
液体介质激光切割：Lidrotec重构晶圆分离工艺
Lidrotec 开发的液体介质激光切割技术，在激光作用区域引入流体控制，避免了传统干式切割中的热影响区扩大与材料碎裂问题，提升了切割精度与良率。
其特别适用于化合物半导体、堆叠式3D IC和异质封装产品。由于芯片分割后需进入后段封装，切割质量直接影响成品率，该类技术预计将在先进封装与小型化芯片制程中快速推广。
纳米沉积涂层：Forge Nano的芯片钝化创新
Forge Nano 推出的粒子原子层沉积（PALD）技术，适用于封装、钝化层和高k介质制程，在200mm晶圆上可形成均匀、超薄、无缺陷涂层。
其核心优势在于控制纳米级涂层厚度，同时提高芯片抗腐蚀能力与功耗性能，尤其在高可靠性要求的应用如汽车电子、工业控制等领域表现突出。
光子互连平台：Avicena 的microLED芯片间通信
Avicena 以GaN microLED 阵列作为发射器，替代电互连中功耗高、带宽低的SerDes接口，其系统支持<1pJ/bit的功耗，传输距离达10m，面向AI数据中心的芯片间通信优化。
该方案可直接与CMOS逻辑集成，显著降低布线复杂度和通信能耗，是实现chiplet间大带宽、低延迟通信的重要方向之一。
在制造与互连领域，初创企业正突破传统平面工艺限制，从材料纯度、几何精度到能耗控制进行多维创新。特别是在chiplet与AI芯片架构复杂化的背景下，制造的柔性、互连的低延迟高带宽成为关键指标。
从太空制造、3D增材互连到光子芯片通信，每一个技术方向都体现了围绕异构系统优化所展开的新一轮制造变革。
小结
从2025年Q2的融资趋势来看，半导体领域的创新焦点正在从工艺迭代走向底层范式革新。
无论是走向极低温的超导逻辑，还是重构数据表达与计算架构的AI芯片，又或是打破互连带宽瓶颈的光子解决方案，都指向一个共同趋势——摩尔定律之后，“非共识型创新”正在成为资本关注的核心。
这些初创企业多数具有与现有产业基础兼容的路径设计，从Snowcap在传统制程中实现超导电路，到Avicena microLED平台与CMOS直接集成，这种“插拔式”创新显著提升了产业接受度，也加快了从技术验证到产品落地的周期。
原文标题 : 2025年Q2半导体初创融资观察：从超导逻辑到AI光子芯片